¡Tu solución está lista!
Nuestra ayuda de expertos desglosó tu problema en una solución confiable y fácil de entender.
Mira la respuestaMira la respuesta done loadingPregunta: Usando directVHDL, diseñe un contador de tres bits que cuente hacia arriba cuando una señal UpDn sea un '1' en el secuencia 0, 2, 6, 1, 3, 7... repetir. o cuando UpDn es un conteo '0' en la secuencia 1, 3, 5, 7, 0, 2, 4, 6... repetir La salida es tanto el estado del contador como una señal lógica Z que indica Cuando se alcanza el estado 7 mientras se cuenta
Usando directVHDL, diseñe un contador de tres bits que cuente hacia arriba cuando una señal UpDn sea un '1' en el
secuencia
0, 2, 6, 1, 3, 7... repetir.
o cuando UpDn es un conteo '0' en la secuencia
1, 3, 5, 7, 0, 2, 4, 6... repetir
La salida es tanto el estado del contador como una señal lógica Z que indica
Cuando se alcanza el estado 7 mientras se cuenta hacia arriba
o
cuando se alcanzan los estados 0 o 1 durante la cuenta regresiva.
Primero crea un gráfico de estados Ingresa tu código VHDL en directVHDL y ejecuta una simulación del
Contador para todas las condiciones.
Ahora, convierta este diseño en una tabla de transición, extraiga las ecuaciones de entrada para los flipflops D,
y crear un esquema para el diseño.- Esta es la mejor manera de resolver el problema.Solución
Código VHDL para up_dn_counter: biblioteca IEEE; utilice IEEE.STD_LOGIC_1164.ALL; utilice IEEE.STD_LOGIC_UNSIGNED.ALL; -- contador ascendente/descendente con límites que utiliza un GENÉRICO La entidad up_down_counter3_top es Genéric…
Mira la respuesta completa
Estudia mejor, ¡ahora en español!
Entiende todos los problemas con explicaciones al instante y pasos fáciles de aprender de la mano de expertos reales.