Pregunta: A) Cree un circuito de tres pestillos D sensibles al nivel conectados en serie (la salida de uno está conectada a la entrada del siguiente). Use un diagrama de tiempo para mostrar cómo un reloj con un tiempo alto prolongado puede hacer que el valor en la entrada del primer latch D se filtre a través de más de un latch durante el mismo ciclo de reloj. B)

A) Cree un circuito de tres pestillos D sensibles al nivel conectados en serie (la salida de uno está conectada a la entrada del siguiente). Use un diagrama de tiempo para mostrar cómo un reloj con un tiempo alto prolongado puede hacer que el valor en la entrada del primer latch D se filtre a través de más de un latch durante el mismo ciclo de reloj.

B) Repita A con el uso de flip-flops D activados por Edge y use un diagrama de tiempo para mostrar cómo la entrada del primer flip-flop D no pasa al siguiente flip-flop sin importar cuánto tiempo la señal del reloj esté alta.